3 "classname" "worldspawn"
\r
5 "_gridsize" "64 64 128"
\r
10 final_rage/drkmtl_default
\r
13 ( ( 64 -64 192 0 1 ) ( 64 0 192 0 0.500000 ) ( 128 0 192 0 0 ) )
\r
14 ( ( 72 -64 192 0.062500 1 ) ( 72 -8 192 0.062500 0.500000 ) ( 128 -8 192 0.062500 0 ) )
\r
15 ( ( 80 -64 192 0.125000 1 ) ( 80 -16 192 0.125000 0.500000 ) ( 128 -16 192 0.125000 0 ) )
\r
23 final_rage/drkmtl_default
\r
26 ( ( 240 -240 192 0 1 ) ( 240 -176 192 0 0.500000 ) ( 304 -176 192 0 0 ) )
\r
27 ( ( 248 -240 192 0.062500 1 ) ( 248 -184 192 0.062500 0.500000 ) ( 304 -184 192 0.062500 0 ) )
\r
28 ( ( 256 -240 192 0.125000 1 ) ( 256 -192 192 0.125000 0.500000 ) ( 304 -192 192 0.125000 0 ) )
\r
36 final_rage/drkmtl_oddtrim
\r
39 ( ( 288 -272 160 -0.125000 1 ) ( 288 -272 176 -0.125000 0.500000 ) ( 288 -272 192 -0.125000 0 ) )
\r
40 ( ( 288 -224 160 0.250000 1 ) ( 288 -224 176 0.250000 0.500000 ) ( 288 -224 192 0.250000 0 ) )
\r
41 ( ( 336 -224 160 0.625000 1 ) ( 336 -224 176 0.625000 0.500000 ) ( 336 -224 192 0.625000 0 ) )
\r
49 final_rage/drkmtl_default
\r
52 ( ( 656 48 128 0 1 ) ( 656 -16 128 0 0.500000 ) ( 592 -16 128 0 0 ) )
\r
53 ( ( 648 48 128 0.062500 1 ) ( 648 -8 128 0.062500 0.500000 ) ( 592 -8 128 0.062500 0 ) )
\r
54 ( ( 640 48 128 0.125000 1 ) ( 640 0 128 0.125000 0.500000 ) ( 592 0 128 0.125000 0 ) )
\r
62 final_rage/drkmtl_default
\r
65 ( ( 80 -336 192 0.625000 2.625000 ) ( 80 -400 192 0.625000 3.125000 ) ( 16 -400 192 0.125000 3.125000 ) )
\r
66 ( ( 72 -336 192 0.562500 2.625000 ) ( 72 -392 192 0.562500 3.062500 ) ( 16 -392 192 0.125000 3.062500 ) )
\r
67 ( ( 64 -336 192 0.500000 2.625000 ) ( 64 -384 192 0.500000 3 ) ( 16 -384 192 0.125000 3 ) )
\r
75 evil4_walls/drk_brnbrick
\r
78 ( ( 288 -272 192 0 1 ) ( 288 -272 256 0 0.500000 ) ( 288 -272 320 0 0 ) )
\r
79 ( ( 288 -224 192 0.375000 1 ) ( 288 -224 256 0.375000 0.500000 ) ( 288 -224 320 0.375000 0 ) )
\r
80 ( ( 336 -224 192 0.750000 1 ) ( 336 -224 256 0.750000 0.500000 ) ( 336 -224 320 0.750000 0 ) )
\r
88 final_rage/drkmtl_default
\r
91 ( ( 784 -528 128 0 1 ) ( 784 -592 128 0 0.500000 ) ( 720 -592 128 0 0 ) )
\r
92 ( ( 776 -528 128 0.062500 1 ) ( 776 -584 128 0.062500 0.500000 ) ( 720 -584 128 0.062500 0 ) )
\r
93 ( ( 768 -528 128 0.125000 1 ) ( 768 -576 128 0.125000 0.500000 ) ( 720 -576 128 0.125000 0 ) )
\r
101 final_rage/drkmtl_default
\r
104 ( ( 368 -368 128 0 1 ) ( 368 -304 128 0 0.500000 ) ( 432 -304 128 0 0 ) )
\r
105 ( ( 376 -368 128 0.062500 1 ) ( 376 -312 128 0.062500 0.500000 ) ( 432 -312 128 0.062500 0 ) )
\r
106 ( ( 384 -368 128 0.125000 1 ) ( 384 -320 128 0.125000 0.500000 ) ( 432 -320 128 0.125000 0 ) )
\r
114 final_rage/drkmtl_default
\r
117 ( ( 720 -304 128 0 1 ) ( 784 -304 128 0 0.500000 ) ( 784 -368 128 0 0 ) )
\r
118 ( ( 720 -312 128 0.062500 1 ) ( 776 -312 128 0.062500 0.500000 ) ( 776 -368 128 0.062500 0 ) )
\r
119 ( ( 720 -320 128 0.125000 1 ) ( 768 -320 128 0.125000 0.500000 ) ( 768 -368 128 0.125000 0 ) )
\r
127 final_rage/drkmtl_default
\r
130 ( ( 432 -592 128 0 1 ) ( 368 -592 128 0 0.500000 ) ( 368 -528 128 0 0 ) )
\r
131 ( ( 432 -584 128 0.062500 1 ) ( 376 -584 128 0.062500 0.500000 ) ( 376 -528 128 0.062500 0 ) )
\r
132 ( ( 432 -576 128 0.125000 1 ) ( 384 -576 128 0.125000 0.500000 ) ( 384 -528 128 0.125000 0 ) )
\r
140 final_rage/drkmtl_default
\r
143 ( ( -256 208 288 0 1.750000 ) ( -144 208 288 0 0.875000 ) ( -144 320 288 0 0 ) )
\r
144 ( ( -256 200 288 0.062500 1.750000 ) ( -136 200 288 0.062500 0.875000 ) ( -136 320 288 0.062500 0 ) )
\r
145 ( ( -256 192 288 0.125000 1.750000 ) ( -128 192 288 0.125000 0.875000 ) ( -128 320 288 0.125000 0 ) )
\r
153 final_rage/drkmtl_default
\r
156 ( ( -192 448 320 0 1.250000 ) ( -192 448 400 0 0.625000 ) ( -272 448 400 0 0 ) )
\r
157 ( ( -184 448 320 0.062500 1.250000 ) ( -184 448 408 0.062500 0.625000 ) ( -272 448 408 0.062500 0 ) )
\r
158 ( ( -176 448 320 0.125000 1.250000 ) ( -176 448 416 0.125000 0.625000 ) ( -272 448 416 0.125000 0 ) )
\r
166 final_rage/drkmtl_default
\r
169 ( ( -304 448 400 0 1.250000 ) ( -384 448 400 0 0.625000 ) ( -384 448 320 0 0 ) )
\r
170 ( ( -304 448 408 0.062500 1.250000 ) ( -392 448 408 0.062500 0.625000 ) ( -392 448 320 0.062500 0 ) )
\r
171 ( ( -304 448 416 0.125000 1.250000 ) ( -400 448 416 0.125000 0.625000 ) ( -400 448 320 0.125000 0 ) )
\r
179 evil4_techfloors/tfloor
\r
182 ( ( -384 656 320 0 1.500000 ) ( -384 560 320 0 0.750000 ) ( -384 464 320 0 0 ) )
\r
183 ( ( -384 656 400 0.625000 1.500000 ) ( -384 560 400 0.625000 0.750000 ) ( -384 464 400 0.625000 0 ) )
\r
184 ( ( -304 656 400 1.250000 1.500000 ) ( -304 560 400 1.250000 0.750000 ) ( -304 464 400 1.250000 0 ) )
\r
192 evil4_techfloors/tfloor
\r
195 ( ( -192 464 320 0 1.500000 ) ( -192 560 320 0 0.750000 ) ( -192 656 320 0 0 ) )
\r
196 ( ( -192 464 400 0.625000 1.500000 ) ( -192 560 400 0.625000 0.750000 ) ( -192 656 400 0.625000 0 ) )
\r
197 ( ( -272 464 400 1.250000 1.500000 ) ( -272 560 400 1.250000 0.750000 ) ( -272 656 400 1.250000 0 ) )
\r
205 evil4_walls/drk_brnbrick
\r
208 ( ( 64 -64 160 0 0.250000 ) ( 64 -64 144 0 0.125000 ) ( 64 -64 128 0 0 ) )
\r
209 ( ( 64 0 160 0.500000 0.250000 ) ( 64 0 144 0.500000 0.125000 ) ( 64 0 128 0.500000 0 ) )
\r
210 ( ( 128 0 160 1 0.250000 ) ( 128 0 144 1 0.125000 ) ( 128 0 128 1 0 ) )
\r
218 evil4_walls/drk_brnbrick
\r
221 ( ( -256 192 128 0 1 ) ( -256 192 192 0 0.500000 ) ( -256 192 256 0 0 ) )
\r
222 ( ( -128 192 128 1 1 ) ( -128 192 192 1 0.500000 ) ( -128 192 256 1 0 ) )
\r
223 ( ( -128 320 128 2 1 ) ( -128 320 192 2 0.500000 ) ( -128 320 256 2 0 ) )
\r
231 final_rage/drkmtl_default
\r
234 ( ( -192 112 -64 0 0.125000 ) ( -192 120 -64 0 0.062500 ) ( -192 128 -64 0 0 ) )
\r
235 ( ( -48 112 -64 1.125000 0.125000 ) ( -56 120 -64 1.125000 0.062500 ) ( -64 128 -64 1.125000 0 ) )
\r
236 ( ( -48 256 -64 2.250000 0.125000 ) ( -56 256 -64 2.250000 0.062500 ) ( -64 256 -64 2.250000 0 ) )
\r
244 final_rage/drkmtl_default
\r
247 ( ( 64 384 -64 0 0.125000 ) ( 64 376 -64 0 0.062500 ) ( 64 368 -64 0 0 ) )
\r
248 ( ( -64 384 -64 1 0.125000 ) ( -56 376 -64 1 0.062500 ) ( -48 368 -64 1 0 ) )
\r
249 ( ( -64 256 -64 2 0.125000 ) ( -56 256 -64 2 0.062500 ) ( -48 256 -64 2 0 ) )
\r
257 final_rage/drkmtl_default
\r
260 ( ( 192 384 160 0 0.125000 ) ( 192 392 160 0 0.062500 ) ( 192 400 160 0 0 ) )
\r
261 ( ( 256 384 160 0.500000 0.125000 ) ( 248 392 160 0.500000 0.062500 ) ( 240 400 160 0.500000 0 ) )
\r
262 ( ( 256 448 160 1 0.125000 ) ( 248 448 160 1 0.062500 ) ( 240 448 160 1 0 ) )
\r
270 final_rage/drkmtl_default
\r
273 ( ( 288 -272 128 0 0.750000 ) ( 288 -224 128 0 0.375000 ) ( 336 -224 128 0 0 ) )
\r
274 ( ( 296 -272 128 0.062500 0.750000 ) ( 296 -232 128 0.062500 0.375000 ) ( 336 -232 128 0.062500 0 ) )
\r
275 ( ( 304 -272 128 0.125000 0.750000 ) ( 304 -240 128 0.125000 0.375000 ) ( 336 -240 128 0.125000 0 ) )
\r
283 final_rage/drkmtl_default
\r
286 ( ( 192 640 192 0 1.250000 ) ( 192 640 272 0 0.625000 ) ( 112 640 272 0 0 ) )
\r
287 ( ( 200 640 192 0.062500 1.250000 ) ( 200 640 280 0.062500 0.625000 ) ( 112 640 280 0.062500 0 ) )
\r
288 ( ( 208 640 192 0.125000 1.250000 ) ( 208 640 288 0.125000 0.625000 ) ( 112 640 288 0.125000 0 ) )
\r
296 final_rage/drkmtl_default
\r
299 ( ( 80 640 272 0 1.250000 ) ( 0 640 272 0 0.625000 ) ( 0 640 192 0 0 ) )
\r
300 ( ( 80 640 280 0.062500 1.250000 ) ( -8 640 280 0.062500 0.625000 ) ( -8 640 192 0.062500 0 ) )
\r
301 ( ( 80 640 288 0.125000 1.250000 ) ( -16 640 288 0.125000 0.625000 ) ( -16 640 192 0.125000 0 ) )
\r
309 evil4_techfloors/tfloor
\r
312 ( ( 0 752 192 0 0.750000 ) ( 0 704 192 0 0.375000 ) ( 0 656 192 0 0 ) )
\r
313 ( ( 0 752 272 0.625000 0.750000 ) ( 0 704 272 0.625000 0.375000 ) ( 0 656 272 0.625000 0 ) )
\r
314 ( ( 80 752 272 1.250000 0.750000 ) ( 80 704 272 1.250000 0.375000 ) ( 80 656 272 1.250000 0 ) )
\r
322 evil4_techfloors/tfloor
\r
325 ( ( 192 656 192 0 0.750000 ) ( 192 704 192 0 0.375000 ) ( 192 752 192 0 0 ) )
\r
326 ( ( 192 656 272 0.625000 0.750000 ) ( 192 704 272 0.625000 0.375000 ) ( 192 752 272 0.625000 0 ) )
\r
327 ( ( 112 656 272 1.250000 0.750000 ) ( 112 704 272 1.250000 0.375000 ) ( 112 752 272 1.250000 0 ) )
\r
335 final_rage/drkmtl_default
\r
338 ( ( 192 448 384 0 0.125000 ) ( 192 456 384 0 0.062500 ) ( 192 464 384 0 0 ) )
\r
339 ( ( 256 448 384 0.500000 0.125000 ) ( 264 456 384 0.500000 0.062500 ) ( 272 464 384 0.500000 0 ) )
\r
340 ( ( 256 384 384 1 0.125000 ) ( 264 384 384 1 0.062500 ) ( 272 384 384 1 0 ) )
\r
348 final_rage/drkmtl_default
\r
351 ( ( 448 -64 416 0 1.250000 ) ( 448 -64 496 0 0.625000 ) ( 448 16 496 0 0 ) )
\r
352 ( ( 448 -72 416 0.062500 1.250000 ) ( 448 -72 504 0.062500 0.625000 ) ( 448 16 504 0.062500 0 ) )
\r
353 ( ( 448 -80 416 0.125000 1.250000 ) ( 448 -80 512 0.125000 0.625000 ) ( 448 16 512 0.125000 0 ) )
\r
361 final_rage/drkmtl_default
\r
364 ( ( 448 48 496 0 1.250000 ) ( 448 128 496 0 0.625000 ) ( 448 128 416 0 0 ) )
\r
365 ( ( 448 48 504 0.062500 1.250000 ) ( 448 136 504 0.062500 0.625000 ) ( 448 136 416 0.062500 0 ) )
\r
366 ( ( 448 48 512 0.125000 1.250000 ) ( 448 144 512 0.125000 0.625000 ) ( 448 144 416 0.125000 0 ) )
\r
374 final_rage/drkmtl_default
\r
377 ( ( 464 128 416 0 0.125000 ) ( 456 128 416 0 0.062500 ) ( 448 128 416 0 0 ) )
\r
378 ( ( 464 128 496 0.625000 0.125000 ) ( 456 128 496 0.625000 0.062500 ) ( 448 128 496 0.625000 0 ) )
\r
379 ( ( 464 48 496 1.250000 0.125000 ) ( 456 48 496 1.250000 0.062500 ) ( 448 48 496 1.250000 0 ) )
\r
387 final_rage/drkmtl_default
\r
390 ( ( 448 -64 416 0 0.125000 ) ( 456 -64 416 0 0.062500 ) ( 464 -64 416 0 0 ) )
\r
391 ( ( 448 -64 496 0.625000 0.125000 ) ( 456 -64 496 0.625000 0.062500 ) ( 464 -64 496 0.625000 0 ) )
\r
392 ( ( 448 16 496 1.250000 0.125000 ) ( 456 16 496 1.250000 0.062500 ) ( 464 16 496 1.250000 0 ) )
\r
400 final_rage/drkmtl_default
\r
403 ( ( 752 1376 256 0 2.250000 ) ( 752 1520 256 0 1.125000 ) ( 896 1520 256 0 0 ) )
\r
404 ( ( 760 1376 256 0.062500 2.250000 ) ( 760 1512 256 0.062500 1.125000 ) ( 896 1512 256 0.062500 0 ) )
\r
405 ( ( 768 1376 256 0.125000 2.250000 ) ( 768 1504 256 0.125000 1.125000 ) ( 896 1504 256 0.125000 0 ) )
\r
413 final_rage/drkmtl_default
\r
416 ( ( 640 192 128 0 1 ) ( 640 256 128 0 0.500000 ) ( 704 256 128 0 0 ) )
\r
417 ( ( 648 192 128 0.062500 1 ) ( 648 248 128 0.062500 0.500000 ) ( 704 248 128 0.062500 0 ) )
\r
418 ( ( 656 192 128 0.125000 1 ) ( 656 240 128 0.125000 0.500000 ) ( 704 240 128 0.125000 0 ) )
\r
426 final_rage/drkmtl_default
\r
429 ( ( 1184 448 -128 0 0.125000 ) ( 1184 456 -128 0 0.062500 ) ( 1184 464 -128 0 0 ) )
\r
430 ( ( 1280 448 -128 0.750000 0.125000 ) ( 1272 456 -128 0.750000 0.062500 ) ( 1264 464 -128 0.750000 0 ) )
\r
431 ( ( 1280 544 -128 1.500000 0.125000 ) ( 1272 544 -128 1.500000 0.062500 ) ( 1264 544 -128 1.500000 0 ) )
\r
439 final_rage/drkmtl_default
\r
442 ( ( 1184 624 -128 0 0.125000 ) ( 1184 632 -128 0 0.062500 ) ( 1184 640 -128 0 0 ) )
\r
443 ( ( 1264 624 -128 0.625000 0.125000 ) ( 1272 632 -128 0.625000 0.062500 ) ( 1280 640 -128 0.625000 0 ) )
\r
444 ( ( 1264 544 -128 1.250000 0.125000 ) ( 1272 544 -128 1.250000 0.062500 ) ( 1280 544 -128 1.250000 0 ) )
\r
452 final_rage/drkmtl_oddtrim
\r
455 ( ( 1184 624 -160 0 1 ) ( 1184 624 -144 0 0.500000 ) ( 1184 624 -128 0 0 ) )
\r
456 ( ( 1264 624 -160 0.625000 1 ) ( 1264 624 -144 0.625000 0.500000 ) ( 1264 624 -128 0.625000 0 ) )
\r
457 ( ( 1264 544 -160 1.250000 1 ) ( 1264 544 -144 1.250000 0.500000 ) ( 1264 544 -128 1.250000 0 ) )
\r
458 ( ( 1264 464 -160 1.875000 1 ) ( 1264 464 -144 1.875000 0.500000 ) ( 1264 464 -128 1.875000 0 ) )
\r
459 ( ( 1184 464 -160 2.500000 1 ) ( 1184 464 -144 2.500000 0.500000 ) ( 1184 464 -128 2.500000 0 ) )
\r
467 final_rage/drkmtl_default
\r
470 ( ( -144 320 96 0 1.750000 ) ( -144 208 96 0 0.875000 ) ( -256 208 96 0 0 ) )
\r
471 ( ( -136 320 96 0.062500 1.750000 ) ( -136 200 96 0.062500 0.875000 ) ( -256 200 96 0.062500 0 ) )
\r
472 ( ( -128 320 96 0.125000 1.750000 ) ( -128 192 96 0.125000 0.875000 ) ( -256 192 96 0.125000 0 ) )
\r
480 evil4_walls/drk_brnbrick
\r
483 ( ( 448 256 288 0 0.250000 ) ( 448 256 304 0 0.125000 ) ( 448 256 320 0 0 ) )
\r
484 ( ( 448 192 288 0.500000 0.250000 ) ( 448 192 304 0.500000 0.125000 ) ( 448 192 320 0.500000 0 ) )
\r
485 ( ( 512 192 288 1 0.250000 ) ( 512 192 304 1 0.125000 ) ( 512 192 320 1 0 ) )
\r
493 evil4_walls/drk_brnbrick
\r
496 ( ( 288 -592 320 0 1 ) ( 288 -592 256 0 0.500000 ) ( 288 -592 192 0 0 ) )
\r
497 ( ( 288 -672 320 0.625000 1 ) ( 288 -672 256 0.625000 0.500000 ) ( 288 -672 192 0.625000 0 ) )
\r
498 ( ( 368 -672 320 1.250000 1 ) ( 368 -672 256 1.250000 0.500000 ) ( 368 -672 192 1.250000 0 ) )
\r
506 final_rage/drkmtl_default
\r
509 ( ( 784 -656 128 0 1 ) ( 848 -656 128 0 0.500000 ) ( 848 -592 128 0 0 ) )
\r
510 ( ( 784 -664 128 0.062500 1 ) ( 856 -664 128 0.062500 0.500000 ) ( 856 -592 128 0.062500 0 ) )
\r
511 ( ( 784 -672 128 0.125000 1 ) ( 864 -672 128 0.125000 0.500000 ) ( 864 -592 128 0.125000 0 ) )
\r
519 evil4_walls/drk_brnbrick
\r
522 ( ( 784 -672 320 0 1 ) ( 784 -672 256 0 0.500000 ) ( 784 -672 192 0 0 ) )
\r
523 ( ( 864 -672 320 0.625000 1 ) ( 864 -672 256 0.625000 0.500000 ) ( 864 -672 192 0.625000 0 ) )
\r
524 ( ( 864 -592 320 1.250000 1 ) ( 864 -592 256 1.250000 0.500000 ) ( 864 -592 192 1.250000 0 ) )
\r
532 final_rage/drkmtl_default
\r
535 ( ( 576 208 256 0 0.125000 ) ( 576 200 256 0 0.062500 ) ( 576 192 256 0 0 ) )
\r
536 ( ( 656 208 256 0.625000 0.125000 ) ( 648 200 256 0.625000 0.062500 ) ( 640 192 256 0.625000 0 ) )
\r
537 ( ( 656 128 256 1.250000 0.125000 ) ( 648 128 256 1.250000 0.062500 ) ( 640 128 256 1.250000 0 ) )
\r
545 final_rage/drkmtl_default
\r
548 ( ( 464 256 256 0 0.125000 ) ( 456 256 256 0 0.062500 ) ( 448 256 256 0 0 ) )
\r
549 ( ( 464 208 256 0.375000 0.125000 ) ( 456 200 256 0.375000 0.062500 ) ( 448 192 256 0.375000 0 ) )
\r
550 ( ( 512 208 256 0.750000 0.125000 ) ( 512 200 256 0.750000 0.062500 ) ( 512 192 256 0.750000 0 ) )
\r
558 final_rage/drkmtl_default
\r
561 ( ( 704 256 96 0 1 ) ( 640 256 96 0 0.500000 ) ( 640 192 96 0 0 ) )
\r
562 ( ( 704 248 96 0.062500 1 ) ( 648 248 96 0.062500 0.500000 ) ( 648 192 96 0.062500 0 ) )
\r
563 ( ( 704 240 96 0.125000 1 ) ( 656 240 96 0.125000 0.500000 ) ( 656 192 96 0.125000 0 ) )
\r
571 final_rage/drkmtl_default
\r
574 ( ( 368 -672 128 0 1.250000 ) ( 288 -672 128 0 0.625000 ) ( 288 -592 128 0 0 ) )
\r
575 ( ( 368 -664 128 0.062500 1.250000 ) ( 296 -664 128 0.062500 0.625000 ) ( 296 -592 128 0.062500 0 ) )
\r
576 ( ( 368 -656 128 0.125000 1.250000 ) ( 304 -656 128 0.125000 0.625000 ) ( 304 -592 128 0.125000 0 ) )
\r
584 evil4_walls/drk_brnbrick
\r
587 ( ( 16 -384 160 0 0.250000 ) ( 16 -384 144 0 0.125000 ) ( 16 -384 128 0 0 ) )
\r
588 ( ( 64 -384 160 0.375000 0.250000 ) ( 64 -384 144 0.375000 0.125000 ) ( 64 -384 128 0.375000 0 ) )
\r
589 ( ( 64 -336 160 0.750000 0.250000 ) ( 64 -336 144 0.750000 0.125000 ) ( 64 -336 128 0.750000 0 ) )
\r
597 final_rage/drkmtl_default
\r
600 ( ( 64 -336 96 0 0.750000 ) ( 64 -384 96 0 0.375000 ) ( 16 -384 96 0 0 ) )
\r
601 ( ( 72 -336 96 0.062500 0.750000 ) ( 72 -392 96 0.062500 0.375000 ) ( 16 -392 96 0.062500 0 ) )
\r
602 ( ( 80 -336 96 0.125000 0.750000 ) ( 80 -400 96 0.125000 0.375000 ) ( 16 -400 96 0.125000 0 ) )
\r
610 final_rage/drkmtl_default
\r
613 ( ( 128 0 96 0 1 ) ( 64 0 96 0 0.500000 ) ( 64 -64 96 0 0 ) )
\r
614 ( ( 128 -8 96 0.062500 1 ) ( 72 -8 96 0.062500 0.500000 ) ( 72 -64 96 0.062500 0 ) )
\r
615 ( ( 128 -16 96 0.125000 1 ) ( 80 -16 96 0.125000 0.500000 ) ( 80 -64 96 0.125000 0 ) )
\r
623 final_rage/drkmtl_default
\r
626 ( ( 192 400 128 0 0.125000 ) ( 192 392 128 0 0.062500 ) ( 192 384 128 0 0 ) )
\r
627 ( ( 240 400 128 0.375000 0.125000 ) ( 248 392 128 0.375000 0.062500 ) ( 256 384 128 0.375000 0 ) )
\r
628 ( ( 240 448 128 0.750000 0.125000 ) ( 248 448 128 0.750000 0.062500 ) ( 256 448 128 0.750000 0 ) )
\r
636 final_rage/drkmtl_default
\r
639 ( ( 368 -528 96 0 1 ) ( 368 -592 96 0 0.500000 ) ( 432 -592 96 0 0 ) )
\r
640 ( ( 376 -528 96 0.062500 1 ) ( 376 -584 96 0.062500 0.500000 ) ( 432 -584 96 0.062500 0 ) )
\r
641 ( ( 384 -528 96 0.125000 1 ) ( 384 -576 96 0.125000 0.500000 ) ( 432 -576 96 0.125000 0 ) )
\r
649 final_rage/drkmtl_default
\r
652 ( ( 720 -592 96 0 1 ) ( 784 -592 96 0 0.500000 ) ( 784 -528 96 0 0 ) )
\r
653 ( ( 720 -584 96 0.062500 1 ) ( 776 -584 96 0.062500 0.500000 ) ( 776 -528 96 0.062500 0 ) )
\r
654 ( ( 720 -576 96 0.125000 1 ) ( 768 -576 96 0.125000 0.500000 ) ( 768 -528 96 0.125000 0 ) )
\r
662 final_rage/drkmtl_default
\r
665 ( ( 784 -368 96 0 1 ) ( 784 -304 96 0 0.500000 ) ( 720 -304 96 0 0 ) )
\r
666 ( ( 776 -368 96 0.062500 1 ) ( 776 -312 96 0.062500 0.500000 ) ( 720 -312 96 0.062500 0 ) )
\r
667 ( ( 768 -368 96 0.125000 1 ) ( 768 -320 96 0.125000 0.500000 ) ( 720 -320 96 0.125000 0 ) )
\r
675 final_rage/drkmtl_default
\r
678 ( ( 432 -304 96 0 1 ) ( 368 -304 96 0 0.500000 ) ( 368 -368 96 0 0 ) )
\r
679 ( ( 432 -312 96 0.062500 1 ) ( 376 -312 96 0.062500 0.500000 ) ( 376 -368 96 0.062500 0 ) )
\r
680 ( ( 432 -320 96 0.125000 1 ) ( 384 -320 96 0.125000 0.500000 ) ( 384 -368 96 0.125000 0 ) )
\r
688 final_rage/drkmtl_default
\r
691 ( ( 192 464 352 0 0.125000 ) ( 192 456 352 0 0.062500 ) ( 192 448 352 0 0 ) )
\r
692 ( ( 272 464 352 0.625000 0.125000 ) ( 264 456 352 0.625000 0.062500 ) ( 256 448 352 0.625000 0 ) )
\r
693 ( ( 272 384 352 1.250000 0.125000 ) ( 264 384 352 1.250000 0.062500 ) ( 256 384 352 1.250000 0 ) )
\r
701 final_rage/drkmtl_default
\r
704 ( ( 720 256 512 0 1.500000 ) ( 624 256 512 0 0.750000 ) ( 624 256 416 0 0 ) )
\r
705 ( ( 720 256 504 0.062500 1.500000 ) ( 632 256 504 0.062500 0.750000 ) ( 632 256 416 0.062500 0 ) )
\r
706 ( ( 720 256 496 0.125000 1.500000 ) ( 640 256 496 0.125000 0.750000 ) ( 640 256 416 0.125000 0 ) )
\r
714 final_rage/drkmtl_default
\r
717 ( ( 848 256 416 0 1.500000 ) ( 848 256 512 0 0.750000 ) ( 752 256 512 0 0 ) )
\r
718 ( ( 840 256 416 0.062500 1.500000 ) ( 840 256 504 0.062500 0.750000 ) ( 752 256 504 0.062500 0 ) )
\r
719 ( ( 832 256 416 0.125000 1.500000 ) ( 832 256 496 0.125000 0.750000 ) ( 752 256 496 0.125000 0 ) )
\r
727 final_rage/drkmtl_default
\r
730 ( ( -16 768 192 0 0.125000 ) ( -8 768 192 0 0.062500 ) ( 0 768 192 0 0 ) )
\r
731 ( ( -16 768 288 0.750000 0.125000 ) ( -8 768 280 0.750000 0.062500 ) ( 0 768 272 0.750000 0 ) )
\r
732 ( ( 80 768 288 1.500000 0.125000 ) ( 80 768 280 1.500000 0.062500 ) ( 80 768 272 1.500000 0 ) )
\r
740 final_rage/drkmtl_default
\r
743 ( ( 192 768 192 0 0.125000 ) ( 200 768 192 0 0.062500 ) ( 208 768 192 0 0 ) )
\r
744 ( ( 192 768 272 0.625000 0.125000 ) ( 200 768 280 0.625000 0.062500 ) ( 208 768 288 0.625000 0 ) )
\r
745 ( ( 112 768 272 1.250000 0.125000 ) ( 112 768 280 1.250000 0.062500 ) ( 112 768 288 1.250000 0 ) )
\r
753 final_rage/drkmtl_default
\r
756 ( ( -272 672 400 0 1.250000 ) ( -192 672 400 0 0.625000 ) ( -192 672 320 0 0 ) )
\r
757 ( ( -272 672 408 0.062500 1.250000 ) ( -184 672 408 0.062500 0.625000 ) ( -184 672 320 0.062500 0 ) )
\r
758 ( ( -272 672 416 0.125000 1.250000 ) ( -176 672 416 0.125000 0.625000 ) ( -176 672 320 0.125000 0 ) )
\r
766 final_rage/drkmtl_default
\r
769 ( ( -384 672 320 0 1.250000 ) ( -384 672 400 0 0.625000 ) ( -304 672 400 0 0 ) )
\r
770 ( ( -392 672 320 0.062500 1.250000 ) ( -392 672 408 0.062500 0.625000 ) ( -304 672 408 0.062500 0 ) )
\r
771 ( ( -400 672 320 0.125000 1.250000 ) ( -400 672 416 0.125000 0.625000 ) ( -304 672 416 0.125000 0 ) )
\r
779 evil4_walls/drk_brnbrick
\r
782 ( ( 256 -240 352 0 1.250000 ) ( 256 -240 272 0 0.625000 ) ( 256 -240 192 0 0 ) )
\r
783 ( ( 256 -192 352 0.375000 1.250000 ) ( 256 -192 272 0.375000 0.625000 ) ( 256 -192 192 0.375000 0 ) )
\r
784 ( ( 304 -192 352 0.750000 1.250000 ) ( 304 -192 272 0.750000 0.625000 ) ( 304 -192 192 0.750000 0 ) )
\r
792 final_rage/drkmtl_default
\r
795 ( ( 592 -16 96 0 1 ) ( 656 -16 96 0 0.500000 ) ( 656 48 96 0 0 ) )
\r
796 ( ( 592 -8 96 0.062500 1 ) ( 648 -8 96 0.062500 0.500000 ) ( 648 48 96 0.062500 0 ) )
\r
797 ( ( 592 0 96 0.125000 1 ) ( 640 0 96 0.125000 0.500000 ) ( 640 48 96 0.125000 0 ) )
\r
805 evil4_walls/drk_brnbrick
\r
808 ( ( 128 -128 64 0 0.750000 ) ( 128 -128 16 0 0.375000 ) ( 128 -128 -32 0 0 ) )
\r
809 ( ( 192 -128 64 0.500000 0.750000 ) ( 192 -128 16 0.500000 0.375000 ) ( 192 -128 -32 0.500000 0 ) )
\r
810 ( ( 192 -64 64 1 0.750000 ) ( 192 -64 16 1 0.375000 ) ( 192 -64 -32 1 0 ) )
\r
818 final_rage/drkmtl_default
\r
821 ( ( -272 384 88 0 0.750000 ) ( -272 336 88 0 0.375000 ) ( -320 336 88 0 0 ) )
\r
822 ( ( -264 384 88 0.062500 0.750000 ) ( -264 328 88 0.062500 0.375000 ) ( -320 328 88 0.062500 0 ) )
\r
823 ( ( -256 384 88 0.125000 0.750000 ) ( -256 320 88 0.125000 0.375000 ) ( -320 320 88 0.125000 0 ) )
\r
831 final_rage/drkmtl_default
\r
834 ( ( -320 336 -64 0 0.750000 ) ( -272 336 -64 0 0.375000 ) ( -272 384 -64 0 0 ) )
\r
835 ( ( -320 328 -64 0.062500 0.750000 ) ( -264 328 -64 0.062500 0.375000 ) ( -264 384 -64 0.062500 0 ) )
\r
836 ( ( -320 320 -64 0.125000 0.750000 ) ( -256 320 -64 0.125000 0.375000 ) ( -256 384 -64 0.125000 0 ) )
\r
844 final_rage/drkmtl_oddtrim
\r
847 ( ( -320 -384 320 0 0 ) ( -320 -384 304 0 0.500000 ) ( -320 -384 288 0 1 ) )
\r
848 ( ( -192 -384 256 1.118034 0 ) ( -192 -384 240 1.118034 0.500000 ) ( -192 -384 224 1.118034 1 ) )
\r
849 ( ( -64 -384 192 2.236068 0 ) ( -64 -384 176 2.236068 0.500000 ) ( -64 -384 160 2.236068 1 ) )
\r
857 final_rage/drkmtl_oddtrim
\r
860 ( ( 784 -672 192 -0.125000 0 ) ( 784 -672 176 -0.125000 0.500000 ) ( 784 -672 160 -0.125000 1 ) )
\r
861 ( ( 864 -672 192 0.500000 0 ) ( 864 -672 176 0.500000 0.500000 ) ( 864 -672 160 0.500000 1 ) )
\r
862 ( ( 864 -592 192 1.125000 0 ) ( 864 -592 176 1.125000 0.500000 ) ( 864 -592 160 1.125000 1 ) )
\r
870 final_rage/drkmtl_oddtrim
\r
873 ( ( 288 -592 192 -0.125000 0 ) ( 288 -592 176 -0.125000 0.500000 ) ( 288 -592 160 -0.125000 1 ) )
\r
874 ( ( 288 -672 192 0.500000 0 ) ( 288 -672 176 0.500000 0.500000 ) ( 288 -672 160 0.500000 1 ) )
\r
875 ( ( 368 -672 192 1.125000 0 ) ( 368 -672 176 1.125000 0.500000 ) ( 368 -672 160 1.125000 1 ) )
\r
883 final_rage/drkmtl_oddtrim
\r
886 ( ( -448 128 288 0 1 ) ( -448 128 304 0 0.500000 ) ( -448 128 320 0 0 ) )
\r
887 ( ( -448 256 352 1.118034 1 ) ( -448 256 368 1.118034 0.500000 ) ( -448 256 384 1.118034 0 ) )
\r
888 ( ( -448 384 416 2.236068 1 ) ( -448 384 432 2.236068 0.500000 ) ( -448 384 448 2.236068 0 ) )
\r
896 final_rage/drkmtl_oddtrim
\r
899 ( ( 512 1280 288 0 1 ) ( 512 1280 304 0 0.500000 ) ( 512 1280 320 0 0 ) )
\r
900 ( ( 512 1310 273 0.262039 1 ) ( 512 1310 289 0.262039 0.500000 ) ( 512 1310 305 0.262039 0 ) )
\r
901 ( ( 512 1344 256 0.559017 1 ) ( 512 1344 272 0.559017 0.500000 ) ( 512 1344 288 0.559017 0 ) )
\r
909 final_rage/drkmtl_oddtrim
\r
912 ( ( 512 1344 256 0.062500 1 ) ( 512 1344 272 0.062500 0.500000 ) ( 512 1344 288 0.062500 0 ) )
\r
913 ( ( 544 1344 240 0.342009 1 ) ( 544 1344 256 0.342009 0.500000 ) ( 544 1344 272 0.342009 0 ) )
\r
914 ( ( 576 1344 224 0.621517 1 ) ( 576 1344 240 0.621517 0.500000 ) ( 576 1344 256 0.621517 0 ) )
\r
922 evil4_walls/drk_brnbrick
\r
925 ( ( -448 576 96 0 1.250000 ) ( -448 576 16 0 0.625000 ) ( -448 576 -64 0 0 ) )
\r
926 ( ( -512 576 96 0.500000 1.250000 ) ( -512 576 16 0.500000 0.625000 ) ( -512 576 -64 0.500000 0 ) )
\r
927 ( ( -512 512 96 1 1.250000 ) ( -512 512 16 1 0.625000 ) ( -512 512 -64 1 0 ) )
\r
933 ( 1904 1856 -536 ) ( -728 1856 -536 ) ( -728 -1128 -536 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
934 ( -1032 -1128 920 ) ( -1032 1856 920 ) ( 1600 1856 920 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
935 ( -944 -1128 192 ) ( 1688 -1128 192 ) ( 1688 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
936 ( 1688 1856 192 ) ( -944 1856 192 ) ( -944 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
937 ( -944 1856 192 ) ( -944 -1128 192 ) ( -944 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
938 ( -936 -1128 192 ) ( -936 1856 192 ) ( -936 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
942 ( 1904 1856 -536 ) ( -728 1856 -536 ) ( -728 -1128 -536 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
943 ( -1032 -1128 920 ) ( -1032 1856 920 ) ( 1600 1856 920 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
944 ( 1688 -1128 192 ) ( 1688 1856 192 ) ( 1688 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
945 ( 1688 1856 192 ) ( -944 1856 192 ) ( -944 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
946 ( -944 1856 192 ) ( -944 -1128 192 ) ( -944 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
947 ( -944 1848 192 ) ( 1688 1848 192 ) ( -944 1848 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
951 ( 1904 1856 -536 ) ( -728 1856 -536 ) ( -728 -1128 -536 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
952 ( -1032 -1128 920 ) ( -1032 1856 920 ) ( 1600 1856 920 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
953 ( -944 -1128 192 ) ( 1688 -1128 192 ) ( 1688 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
954 ( 1688 -1128 192 ) ( 1688 1856 192 ) ( 1688 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
955 ( 1688 1856 192 ) ( -944 1856 192 ) ( -944 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
956 ( 1680 1856 192 ) ( 1680 -1128 192 ) ( 1680 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
960 ( 1904 1856 -536 ) ( -728 1856 -536 ) ( -728 -1128 -536 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
961 ( -1032 -1128 920 ) ( -1032 1856 920 ) ( 1600 1856 920 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
962 ( -944 -1128 192 ) ( 1688 -1128 192 ) ( 1688 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
963 ( 1688 -1128 192 ) ( 1688 1856 192 ) ( 1688 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
964 ( -944 1856 192 ) ( -944 -1128 192 ) ( -944 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
965 ( 1688 -1120 192 ) ( -944 -1120 192 ) ( 1688 -1120 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
969 ( -1032 -1128 920 ) ( -1032 1856 920 ) ( 1600 1856 920 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
970 ( -944 -1128 192 ) ( 1688 -1128 192 ) ( 1688 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
971 ( 1688 -1128 192 ) ( 1688 1856 192 ) ( 1688 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
972 ( 1688 1856 192 ) ( -944 1856 192 ) ( -944 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
973 ( -944 1856 192 ) ( -944 -1128 192 ) ( -944 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
974 ( -1032 1856 912 ) ( -1032 -1128 912 ) ( 1600 1856 912 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
978 ( 1904 1856 -536 ) ( -728 1856 -536 ) ( -728 -1128 -536 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
979 ( -944 -1128 192 ) ( 1688 -1128 192 ) ( 1688 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
980 ( 1688 -1128 192 ) ( 1688 1856 192 ) ( 1688 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
981 ( 1688 1856 192 ) ( -944 1856 192 ) ( -944 1856 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
982 ( -944 1856 192 ) ( -944 -1128 192 ) ( -944 -1128 184 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
983 ( -728 1856 -528 ) ( 1904 1856 -528 ) ( -728 -1128 -528 ) common/caulk 0 0 0 0.500000 0.500000 0 0 0
\r
988 "classname" "func_group"
\r
989 "type" "patchCapped"
\r
994 evil4_walls/drk_brnbrick
\r
997 ( ( -176 448 320 -1.375000 -2.500000 ) ( -176 448 416 -1.375000 -3.250000 ) ( -272 448 416 -2.125000 -3.250000 ) )
\r
998 ( ( -176 448 416 -1.375000 -3.250000 ) ( -176 448 416 -1.375000 -3.250000 ) ( -176 448 416 -1.375000 -3.250000 ) )
\r
999 ( ( -176 448 416 -1.375000 -3.250000 ) ( -176 448 416 -1.375000 -3.250000 ) ( -176 448 416 -1.375000 -3.250000 ) )
\r
1007 final_rage/drkmtl_default
\r
1010 ( ( -192 448 320 0 0.125000 ) ( -192 456 320 0 0.062500 ) ( -192 464 320 0 0 ) )
\r
1011 ( ( -192 448 400 0.625000 0.125000 ) ( -192 456 400 0.625000 0.062500 ) ( -192 464 400 0.625000 0 ) )
\r
1012 ( ( -272 448 400 1.250000 0.125000 ) ( -272 456 400 1.250000 0.062500 ) ( -272 464 400 1.250000 0 ) )
\r
1019 "classname" "func_group"
\r
1020 "type" "patchCapped"
\r
1025 evil4_walls/drk_brnbrick
\r
1028 ( ( -304 448 416 -2.375000 -3.250000 ) ( -400 448 416 -3.125000 -3.250000 ) ( -400 448 320 -3.125000 -2.500000 ) )
\r
1029 ( ( -400 448 416 -3.125000 -3.250000 ) ( -400 448 416 -3.125000 -3.250000 ) ( -400 448 416 -3.125000 -3.250000 ) )
\r
1030 ( ( -400 448 416 -3.125000 -3.250000 ) ( -400 448 416 -3.125000 -3.250000 ) ( -400 448 416 -3.125000 -3.250000 ) )
\r
1038 final_rage/drkmtl_default
\r
1041 ( ( -384 464 320 0 0.125000 ) ( -384 456 320 0 0.062500 ) ( -384 448 320 0 0 ) )
\r
1042 ( ( -384 464 400 0.625000 0.125000 ) ( -384 456 400 0.625000 0.062500 ) ( -384 448 400 0.625000 0 ) )
\r
1043 ( ( -304 464 400 1.250000 0.125000 ) ( -304 456 400 1.250000 0.062500 ) ( -304 448 400 1.250000 0 ) )
\r
1050 "type" "patchCapped"
\r
1051 "classname" "func_group"
\r
1056 evil4_walls/drk_brnbrick
\r
1059 ( ( 448 -80 416 -0.625000 -3.250000 ) ( 448 -80 512 -0.625000 -4 ) ( 448 16 512 0.125000 -4 ) )
\r
1060 ( ( 448 -80 512 -0.625000 -4 ) ( 448 -80 512 -0.625000 -4 ) ( 448 -80 512 -0.625000 -4 ) )
\r
1061 ( ( 448 -80 512 -0.625000 -4 ) ( 448 -80 512 -0.625000 -4 ) ( 448 -80 512 -0.625000 -4 ) )
\r
1068 "classname" "func_group"
\r
1069 "type" "patchCapped"
\r
1074 evil4_walls/drk_brnbrick
\r
1077 ( ( 448 48 512 0.375000 -4 ) ( 448 144 512 1.125000 -4 ) ( 448 144 416 1.125000 -3.250000 ) )
\r
1078 ( ( 448 144 512 1.125000 -4 ) ( 448 144 512 1.125000 -4 ) ( 448 144 512 1.125000 -4 ) )
\r
1079 ( ( 448 144 512 1.125000 -4 ) ( 448 144 512 1.125000 -4 ) ( 448 144 512 1.125000 -4 ) )
\r
1086 "classname" "func_group"
\r
1087 "type" "patchCapped"
\r
1092 final_rage/drkmtl_default
\r
1095 ( ( 640 256 416 0 0.125000 ) ( 640 248 416 0 0.062500 ) ( 640 240 416 0 0 ) )
\r
1096 ( ( 640 256 496 0.625000 0.125000 ) ( 640 248 496 0.625000 0.062500 ) ( 640 240 496 0.625000 0 ) )
\r
1097 ( ( 720 256 496 1.250000 0.125000 ) ( 720 248 496 1.250000 0.062500 ) ( 720 240 496 1.250000 0 ) )
\r
1104 "classname" "func_group"
\r
1105 "type" "patchCapped"
\r
1110 final_rage/drkmtl_default
\r
1113 ( ( 832 240 416 0 0.125000 ) ( 832 248 416 0 0.062500 ) ( 832 256 416 0 0 ) )
\r
1114 ( ( 832 240 496 0.625000 0.125000 ) ( 832 248 496 0.625000 0.062500 ) ( 832 256 496 0.625000 0 ) )
\r
1115 ( ( 752 240 496 1.250000 0.125000 ) ( 752 248 496 1.250000 0.062500 ) ( 752 256 496 1.250000 0 ) )
\r
1122 "type" "patchCapped"
\r
1123 "classname" "func_group"
\r
1128 evil4_walls/drk_brnbrick
\r
1131 ( ( 624 256 416 4.875000 -3.250000 ) ( 624 256 512 4.875000 -4 ) ( 720 256 512 5.625000 -4 ) )
\r
1132 ( ( 624 256 512 4.875000 -4 ) ( 624 256 512 4.875000 -4 ) ( 624 256 512 4.875000 -4 ) )
\r
1133 ( ( 624 256 512 4.875000 -4 ) ( 624 256 512 4.875000 -4 ) ( 624 256 512 4.875000 -4 ) )
\r
1140 "classname" "func_group"
\r
1141 "type" "patchCapped"
\r
1146 evil4_walls/drk_brnbrick
\r
1149 ( ( 752 256 512 5.875000 -4 ) ( 848 256 512 6.625000 -4 ) ( 848 256 416 6.625000 -3.250000 ) )
\r
1150 ( ( 848 256 512 6.625000 -4 ) ( 848 256 512 6.625000 -4 ) ( 848 256 512 6.625000 -4 ) )
\r
1151 ( ( 848 256 512 6.625000 -4 ) ( 848 256 512 6.625000 -4 ) ( 848 256 512 6.625000 -4 ) )
\r
1158 "classname" "func_group"
\r
1159 "type" "patchCapped"
\r
1164 evil1_metals/de-r_mtl2b
\r
1167 ( ( -256 320 96 -2 -2.500000 ) ( -256 320 96 -2 -2.500000 ) ( -256 320 96 -2 -2.500000 ) )
\r
1168 ( ( -256 320 96 -2 -2.500000 ) ( -256 320 96 -2 -2.500000 ) ( -256 320 96 -2 -2.500000 ) )
\r
1169 ( ( -144 320 96 -1.125000 -2.500000 ) ( -144 208 96 -1.125000 -1.625000 ) ( -256 208 96 -2 -1.625000 ) )
\r
1177 final_rage/drkmtl_oddtrim
\r
1180 ( ( -256 192 96 0 1 ) ( -256 192 112 0 0.500000 ) ( -256 192 128 0 0 ) )
\r
1181 ( ( -128 192 96 1 1 ) ( -128 192 112 1 0.500000 ) ( -128 192 128 1 0 ) )
\r
1182 ( ( -128 320 96 2 1 ) ( -128 320 112 2 0.500000 ) ( -128 320 128 2 0 ) )
\r
1189 "classname" "func_group"
\r
1190 "type" "patchCapped"
\r
1195 final_rage/mtltekfloor
\r
1198 ( ( 272 384 384 2.125000 -3 ) ( 272 464 384 2.125000 -3.625000 ) ( 192 464 384 1.500000 -3.625000 ) )
\r
1199 ( ( 272 464 384 2.125000 -3.625000 ) ( 272 464 384 2.125000 -3.625000 ) ( 272 464 384 2.125000 -3.625000 ) )
\r
1200 ( ( 272 464 384 2.125000 -3.625000 ) ( 272 464 384 2.125000 -3.625000 ) ( 272 464 384 2.125000 -3.625000 ) )
\r
1208 evil1_metals/de-r_mtl2b
\r
1211 ( ( 192 464 352 1.500000 -3.625000 ) ( 272 464 352 2.125000 -3.625000 ) ( 272 384 352 2.125000 -3 ) )
\r
1212 ( ( 272 464 352 2.125000 -3.625000 ) ( 272 464 352 2.125000 -3.625000 ) ( 272 464 352 2.125000 -3.625000 ) )
\r
1213 ( ( 272 464 352 2.125000 -3.625000 ) ( 272 464 352 2.125000 -3.625000 ) ( 272 464 352 2.125000 -3.625000 ) )
\r
1221 final_rage/drkmtl_oddtrim
\r
1224 ( ( 192 448 352 0 1 ) ( 192 448 368 0 0.500000 ) ( 192 448 384 0 0 ) )
\r
1225 ( ( 256 448 352 0.500000 1 ) ( 256 448 368 0.500000 0.500000 ) ( 256 448 384 0.500000 0 ) )
\r
1226 ( ( 256 384 352 1 1 ) ( 256 384 368 1 0.500000 ) ( 256 384 384 1 0 ) )
\r
1233 "classname" "func_group"
\r
1234 "type" "patchCapped"
\r
1239 final_rage/mtltekfloor
\r
1242 ( ( 336 -272 128 2.625000 2.125000 ) ( 336 -272 128 2.625000 2.125000 ) ( 336 -272 128 2.625000 2.125000 ) )
\r
1243 ( ( 336 -272 128 2.625000 2.125000 ) ( 336 -272 128 2.625000 2.125000 ) ( 336 -272 128 2.625000 2.125000 ) )
\r
1244 ( ( 336 -240 128 2.625000 1.875000 ) ( 304 -240 128 2.375000 1.875000 ) ( 304 -272 128 2.375000 2.125000 ) )
\r
1252 evil4_walls/drk_brnbrick
\r
1255 ( ( 288 -272 128 0 0.250000 ) ( 288 -272 144 0 0.125000 ) ( 288 -272 160 0 0 ) )
\r
1256 ( ( 288 -224 128 0.375000 0.250000 ) ( 288 -224 144 0.375000 0.125000 ) ( 288 -224 160 0.375000 0 ) )
\r
1257 ( ( 336 -224 128 0.750000 0.250000 ) ( 336 -224 144 0.750000 0.125000 ) ( 336 -224 160 0.750000 0 ) )
\r
1264 "classname" "func_group"
\r
1265 "type" "patchCapped"
\r
1270 final_rage/drkmtl_default
\r
1273 ( ( 768 -512 -96 6 4 ) ( 832 -512 -96 6.500000 4 ) ( 832 -448 -96 6.500000 3.500000 ) )
\r
1274 ( ( 832 -512 -96 6.500000 4 ) ( 832 -512 -96 6.500000 4 ) ( 832 -512 -96 6.500000 4 ) )
\r
1275 ( ( 832 -512 -96 6.500000 4 ) ( 832 -512 -96 6.500000 4 ) ( 832 -512 -96 6.500000 4 ) )
\r
1283 final_rage/drkmtl_default
\r
1286 ( ( 832 -448 -128 0 0.250000 ) ( 832 -448 -112 0 0.125000 ) ( 832 -448 -96 0 0 ) )
\r
1287 ( ( 832 -512 -128 0.500000 0.250000 ) ( 832 -512 -112 0.500000 0.125000 ) ( 832 -512 -96 0.500000 0 ) )
\r
1288 ( ( 768 -512 -128 1 0.250000 ) ( 768 -512 -112 1 0.125000 ) ( 768 -512 -96 1 0 ) )
\r
1295 "classname" "func_group"
\r
1296 "type" "patchCapped"
\r
1301 final_rage/drkmtl_default
\r
1304 ( ( 832 -448 -96 6.500000 3.500000 ) ( 832 -384 -96 6.500000 3 ) ( 768 -384 -96 6 3 ) )
\r
1305 ( ( 832 -384 -96 6.500000 3 ) ( 832 -384 -96 6.500000 3 ) ( 832 -384 -96 6.500000 3 ) )
\r
1306 ( ( 832 -384 -96 6.500000 3 ) ( 832 -384 -96 6.500000 3 ) ( 832 -384 -96 6.500000 3 ) )
\r
1314 final_rage/drkmtl_default
\r
1317 ( ( 768 -384 -128 0 0.250000 ) ( 768 -384 -112 0 0.125000 ) ( 768 -384 -96 0 0 ) )
\r
1318 ( ( 832 -384 -128 0.500000 0.250000 ) ( 832 -384 -112 0.500000 0.125000 ) ( 832 -384 -96 0.500000 0 ) )
\r
1319 ( ( 832 -448 -128 1 0.250000 ) ( 832 -448 -112 1 0.125000 ) ( 832 -448 -96 1 0 ) )
\r
1326 "classname" "func_group"
\r
1327 "type" "patchCapped"
\r
1332 evil1_metals/de-r_mtl2b
\r
1335 ( ( 784 -528 96 6.125000 4.125000 ) ( 784 -592 96 6.125000 4.625000 ) ( 720 -592 96 5.625000 4.625000 ) )
\r
1336 ( ( 784 -592 96 6.125000 4.625000 ) ( 784 -592 96 6.125000 4.625000 ) ( 784 -592 96 6.125000 4.625000 ) )
\r
1337 ( ( 784 -592 96 6.125000 4.625000 ) ( 784 -592 96 6.125000 4.625000 ) ( 784 -592 96 6.125000 4.625000 ) )
\r
1345 final_rage/mtltekfloor
\r
1348 ( ( 720 -592 128 5.625000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) ( 784 -528 128 6.125000 4.125000 ) )
\r
1349 ( ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) )
\r
1350 ( ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) )
\r
1358 final_rage/drkmtl_oddtrim
\r
1361 ( ( 720 -576 128 -0.125000 0 ) ( 720 -576 112 -0.125000 0.500000 ) ( 720 -576 96 -0.125000 1 ) )
\r
1362 ( ( 768 -576 128 0.250000 0 ) ( 768 -576 112 0.250000 0.500000 ) ( 768 -576 96 0.250000 1 ) )
\r
1363 ( ( 768 -528 128 0.625000 0 ) ( 768 -528 112 0.625000 0.500000 ) ( 768 -528 96 0.625000 1 ) )
\r
1370 "classname" "func_group"
\r
1371 "type" "patchCapped"
\r
1376 evil1_metals/de-r_mtl2b
\r
1379 ( ( 432 -592 96 3.375000 4.625000 ) ( 368 -592 96 2.875000 4.625000 ) ( 368 -528 96 2.875000 4.125000 ) )
\r
1380 ( ( 368 -592 96 2.875000 4.625000 ) ( 368 -592 96 2.875000 4.625000 ) ( 368 -592 96 2.875000 4.625000 ) )
\r
1381 ( ( 368 -592 96 2.875000 4.625000 ) ( 368 -592 96 2.875000 4.625000 ) ( 368 -592 96 2.875000 4.625000 ) )
\r
1389 final_rage/mtltekfloor
\r
1392 ( ( 368 -528 128 2.875000 4.125000 ) ( 368 -592 128 2.875000 4.625000 ) ( 432 -592 128 3.375000 4.625000 ) )
\r
1393 ( ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) )
\r
1394 ( ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) )
\r
1402 final_rage/drkmtl_oddtrim
\r
1405 ( ( 384 -528 128 -0.125000 -1 ) ( 384 -528 112 -0.125000 -0.500000 ) ( 384 -528 96 -0.125000 0 ) )
\r
1406 ( ( 384 -576 128 -0.500000 -1 ) ( 384 -576 112 -0.500000 -0.500000 ) ( 384 -576 96 -0.500000 0 ) )
\r
1407 ( ( 432 -576 128 -0.875000 -1 ) ( 432 -576 112 -0.875000 -0.500000 ) ( 432 -576 96 -0.875000 0 ) )
\r
1414 "classname" "func_group"
\r
1415 "type" "patchCapped"
\r
1420 evil1_metals/de-r_mtl2b
\r
1423 ( ( 368 -368 96 2.875000 2.875000 ) ( 368 -304 96 2.875000 2.375000 ) ( 432 -304 96 3.375000 2.375000 ) )
\r
1424 ( ( 368 -304 96 2.875000 2.375000 ) ( 368 -304 96 2.875000 2.375000 ) ( 368 -304 96 2.875000 2.375000 ) )
\r
1425 ( ( 368 -304 96 2.875000 2.375000 ) ( 368 -304 96 2.875000 2.375000 ) ( 368 -304 96 2.875000 2.375000 ) )
\r
1433 final_rage/mtltekfloor
\r
1436 ( ( 432 -304 128 3.375000 2.375000 ) ( 368 -304 128 2.875000 2.375000 ) ( 368 -368 128 2.875000 2.875000 ) )
\r
1437 ( ( 368 -304 128 2.875000 2.375000 ) ( 368 -304 128 2.875000 2.375000 ) ( 368 -304 128 2.875000 2.375000 ) )
\r
1438 ( ( 368 -304 128 2.875000 2.375000 ) ( 368 -304 128 2.875000 2.375000 ) ( 368 -304 128 2.875000 2.375000 ) )
\r
1446 final_rage/drkmtl_oddtrim
\r
1449 ( ( 432 -320 128 -0.125000 0 ) ( 432 -320 112 -0.125000 0.500000 ) ( 432 -320 96 -0.125000 1 ) )
\r
1450 ( ( 384 -320 128 0.250000 0 ) ( 384 -320 112 0.250000 0.500000 ) ( 384 -320 96 0.250000 1 ) )
\r
1451 ( ( 384 -368 128 0.625000 0 ) ( 384 -368 112 0.625000 0.500000 ) ( 384 -368 96 0.625000 1 ) )
\r
1458 "classname" "func_group"
\r
1459 "type" "patchCapped"
\r
1464 evil1_metals/de-r_mtl2b
\r
1467 ( ( 720 -304 96 5.625000 2.375000 ) ( 784 -304 96 6.125000 2.375000 ) ( 784 -368 96 6.125000 2.875000 ) )
\r
1468 ( ( 784 -304 96 6.125000 2.375000 ) ( 784 -304 96 6.125000 2.375000 ) ( 784 -304 96 6.125000 2.375000 ) )
\r
1469 ( ( 784 -304 96 6.125000 2.375000 ) ( 784 -304 96 6.125000 2.375000 ) ( 784 -304 96 6.125000 2.375000 ) )
\r
1477 final_rage/mtltekfloor
\r
1480 ( ( 784 -368 128 6.125000 2.875000 ) ( 784 -304 128 6.125000 2.375000 ) ( 720 -304 128 5.625000 2.375000 ) )
\r
1481 ( ( 784 -304 128 6.125000 2.375000 ) ( 784 -304 128 6.125000 2.375000 ) ( 784 -304 128 6.125000 2.375000 ) )
\r
1482 ( ( 784 -304 128 6.125000 2.375000 ) ( 784 -304 128 6.125000 2.375000 ) ( 784 -304 128 6.125000 2.375000 ) )
\r
1490 final_rage/drkmtl_oddtrim
\r
1493 ( ( 768 -368 128 -0.125000 0 ) ( 768 -368 112 -0.125000 0.500000 ) ( 768 -368 96 -0.125000 1 ) )
\r
1494 ( ( 768 -320 128 0.250000 0 ) ( 768 -320 112 0.250000 0.500000 ) ( 768 -320 96 0.250000 1 ) )
\r
1495 ( ( 720 -320 128 0.625000 0 ) ( 720 -320 112 0.625000 0.500000 ) ( 720 -320 96 0.625000 1 ) )
\r
1502 "classname" "func_group"
\r
1503 "type" "patchCapped"
\r
1508 final_rage/mtltekfloor
\r
1511 ( ( -192 112 -64 -1.500000 -0.875000 ) ( -47.999996 112 -64 -0.375000 -0.875000 ) ( -47.999996 256 -64 -0.375000 -2 ) )
\r
1512 ( ( -47.999996 112 -64 -0.375000 -0.875000 ) ( -47.999996 112 -64 -0.375000 -0.875000 ) ( -47.999996 112 -64 -0.375000 -0.875000 ) )
\r
1513 ( ( -47.999996 112 -64 -0.375000 -0.875000 ) ( -47.999996 112 -64 -0.375000 -0.875000 ) ( -47.999996 112 -64 -0.375000 -0.875000 ) )
\r
1520 "classname" "func_group"
\r
1521 "type" "patchCapped"
\r
1526 final_rage/mtltekfloor
\r
1529 ( ( 64 256 -64 0.500000 -2 ) ( 64 256 -64 0.500000 -2 ) ( 64 256 -64 0.500000 -2 ) )
\r
1530 ( ( 64 256 -64 0.500000 -2 ) ( 64 256 -64 0.500000 -2 ) ( 64 256 -64 0.500000 -2 ) )
\r
1531 ( ( 64 368 -64 0.500000 -2.875000 ) ( -48 368 -64 -0.375000 -2.875000 ) ( -48 256 -64 -0.375000 -2 ) )
\r
1538 "classname" "func_group"
\r
1539 "type" "patchCapped"
\r
1544 final_rage/mtltekfloor
\r
1547 ( ( -256 320 288 -2 -2.500000 ) ( -256 320 288 -2 -2.500000 ) ( -256 320 288 -2 -2.500000 ) )
\r
1548 ( ( -256 320 288 -2 -2.500000 ) ( -256 320 288 -2 -2.500000 ) ( -256 320 288 -2 -2.500000 ) )
\r
1549 ( ( -256 208 288 -2 -1.625000 ) ( -144 208 288 -1.125000 -1.625000 ) ( -144 320 288 -1.125000 -2.500000 ) )
\r
1557 final_rage/drkmtl_oddtrim
\r
1560 ( ( -256 192 256 0 1 ) ( -256 192 272 0 0.500000 ) ( -256 192 288 0 0 ) )
\r
1561 ( ( -128 192 256 1 1 ) ( -128 192 272 1 0.500000 ) ( -128 192 288 1 0 ) )
\r
1562 ( ( -128 320 256 2 1 ) ( -128 320 272 2 0.500000 ) ( -128 320 288 2 0 ) )
\r
1569 "type" "patchCapped"
\r
1570 "classname" "func_group"
\r
1575 evil4_walls/drk_brnbrick
\r
1578 ( ( 640 16 496 0.125000 -3.875000 ) ( 640 -64 496 -0.500000 -3.875000 ) ( 640 -64 416 -0.500000 -3.250000 ) )
\r
1579 ( ( 640 -64 496 -0.500000 -3.875000 ) ( 640 -64 496 -0.500000 -3.875000 ) ( 640 -64 496 -0.500000 -3.875000 ) )
\r
1580 ( ( 640 -64 496 -0.500000 -3.875000 ) ( 640 -64 496 -0.500000 -3.875000 ) ( 640 -64 496 -0.500000 -3.875000 ) )
\r
1588 evil4_techfloors/tfloor
\r
1591 ( ( 464 -64 416 0 1.375000 ) ( 552 -64 416 0 0.687500 ) ( 640 -64 416 0 0 ) )
\r
1592 ( ( 464 -64 496 0.625000 1.375000 ) ( 552 -64 496 0.625000 0.687500 ) ( 640 -64 496 0.625000 0 ) )
\r
1593 ( ( 464 16 496 1.250000 1.375000 ) ( 552 16 496 1.250000 0.687500 ) ( 640 16 496 1.250000 0 ) )
\r
1600 "type" "patchCapped"
\r
1601 "classname" "func_group"
\r
1606 evil4_walls/drk_brnbrick
\r
1609 ( ( 640 128 416 1 -3.250000 ) ( 640 128 496 1 -3.875000 ) ( 640 48 496 0.375000 -3.875000 ) )
\r
1610 ( ( 640 128 496 1 -3.875000 ) ( 640 128 496 1 -3.875000 ) ( 640 128 496 1 -3.875000 ) )
\r
1611 ( ( 640 128 496 1 -3.875000 ) ( 640 128 496 1 -3.875000 ) ( 640 128 496 1 -3.875000 ) )
\r
1619 evil4_techfloors/tfloor
\r
1622 ( ( 640 128 416 0 1.375000 ) ( 552 128 416 0 0.687500 ) ( 464 128 416 0 0 ) )
\r
1623 ( ( 640 128 496 0.625000 1.375000 ) ( 552 128 496 0.625000 0.687500 ) ( 464 128 496 0.625000 0 ) )
\r
1624 ( ( 640 48 496 1.250000 1.375000 ) ( 552 48 496 1.250000 0.687500 ) ( 464 48 496 1.250000 0 ) )
\r
1631 "type" "patchCapped"
\r
1632 "classname" "func_group"
\r
1637 evil4_walls/drk_brnbrick
\r
1640 ( ( 720 127.999992 496 5.625000 -3.875000 ) ( 640 127.999992 496 5 -3.875000 ) ( 640 127.999992 416 5 -3.250000 ) )
\r
1641 ( ( 640 127.999992 496 5 -3.875000 ) ( 640 127.999992 496 5 -3.875000 ) ( 640 127.999992 496 5 -3.875000 ) )
\r
1642 ( ( 640 127.999992 496 5 -3.875000 ) ( 640 127.999992 496 5 -3.875000 ) ( 640 127.999992 496 5 -3.875000 ) )
\r
1650 evil4_techfloors/tfloor
\r
1653 ( ( 640 240 416 0 0.875000 ) ( 640 184 416 0 0.437500 ) ( 640 128 416 0 0 ) )
\r
1654 ( ( 640 240 496 0.625000 0.875000 ) ( 640 184 496 0.625000 0.437500 ) ( 640 128 496 0.625000 0 ) )
\r
1655 ( ( 720 240 496 1.250000 0.875000 ) ( 720 184 496 1.250000 0.437500 ) ( 720 128 496 1.250000 0 ) )
\r
1662 "type" "patchCapped"
\r
1663 "classname" "func_group"
\r
1668 evil4_walls/drk_brnbrick
\r
1671 ( ( 832 127.999992 416 6.500000 -3.250000 ) ( 832 127.999992 496 6.500000 -3.875000 ) ( 752 127.999992 496 5.875000 -3.875000 ) )
\r
1672 ( ( 832 127.999992 496 6.500000 -3.875000 ) ( 832 127.999992 496 6.500000 -3.875000 ) ( 832 127.999992 496 6.500000 -3.875000 ) )
\r
1673 ( ( 832 127.999992 496 6.500000 -3.875000 ) ( 832 127.999992 496 6.500000 -3.875000 ) ( 832 127.999992 496 6.500000 -3.875000 ) )
\r
1681 evil4_techfloors/tfloor
\r
1684 ( ( 832 128 416 0 0.875000 ) ( 832 184 416 0 0.437500 ) ( 832 240 416 0 0 ) )
\r
1685 ( ( 832 128 496 0.625000 0.875000 ) ( 832 184 496 0.625000 0.437500 ) ( 832 240 496 0.625000 0 ) )
\r
1686 ( ( 752 128 496 1.250000 0.875000 ) ( 752 184 496 1.250000 0.437500 ) ( 752 240 496 1.250000 0 ) )
\r
1693 "type" "patchCapped"
\r
1694 "classname" "func_group"
\r
1699 final_rage/mtltekfloor
\r
1702 ( ( 896 1520 256 7 -11.875000 ) ( 752 1520 256 5.875000 -11.875000 ) ( 752 1376 256 5.875000 -10.750000 ) )
\r
1703 ( ( 752 1520 256 5.875000 -11.875000 ) ( 752 1520 256 5.875000 -11.875000 ) ( 752 1520 256 5.875000 -11.875000 ) )
\r
1704 ( ( 752 1520 256 5.875000 -11.875000 ) ( 752 1520 256 5.875000 -11.875000 ) ( 752 1520 256 5.875000 -11.875000 ) )
\r
1712 final_rage/drkmtl_oddtrim
\r
1715 ( ( 768 1376 224 -0.125000 1 ) ( 768 1376 240 -0.125000 0.500000 ) ( 768 1376 256 -0.125000 0 ) )
\r
1716 ( ( 768 1504 224 0.875000 1 ) ( 768 1504 240 0.875000 0.500000 ) ( 768 1504 256 0.875000 0 ) )
\r
1717 ( ( 896 1504 224 1.875000 1 ) ( 896 1504 240 1.875000 0.500000 ) ( 896 1504 256 1.875000 0 ) )
\r
1724 "type" "patchCapped"
\r
1725 "classname" "func_group"
\r
1730 evil1_metals/de-r_mtl2b
\r
1733 ( ( 576 208 256 4.500000 -1.625000 ) ( 656 208 256 5.125000 -1.625000 ) ( 656 128 256 5.125000 -1 ) )
\r
1734 ( ( 656 208 256 5.125000 -1.625000 ) ( 656 208 256 5.125000 -1.625000 ) ( 656 208 256 5.125000 -1.625000 ) )
\r
1735 ( ( 656 208 256 5.125000 -1.625000 ) ( 656 208 256 5.125000 -1.625000 ) ( 656 208 256 5.125000 -1.625000 ) )
\r
1743 final_rage/drkmtl_oddtrim
\r
1746 ( ( 640 128 288 0 0 ) ( 640 128 272 0 0.500000 ) ( 640 128 256 0 1 ) )
\r
1747 ( ( 640 192 288 0.500000 0 ) ( 640 192 272 0.500000 0.500000 ) ( 640 192 256 0.500000 1 ) )
\r
1748 ( ( 576 192 288 1 0 ) ( 576 192 272 1 0.500000 ) ( 576 192 256 1 1 ) )
\r
1755 "type" "patchCapped"
\r
1756 "classname" "func_group"
\r
1761 evil1_metals/de-r_mtl2b
\r
1764 ( ( 576 128 320 4.500000 -1 ) ( 576 128 320 4.500000 -1 ) ( 576 128 320 4.500000 -1 ) )
\r
1765 ( ( 576 128 320 4.500000 -1 ) ( 576 128 320 4.500000 -1 ) ( 576 128 320 4.500000 -1 ) )
\r
1766 ( ( 576 192 320 4.500000 -1.500000 ) ( 640 192 320 5 -1.500000 ) ( 640 128 320 5 -1 ) )
\r
1774 evil4_walls/drk_brnbrick
\r
1777 ( ( 640 128 320 0 0.250000 ) ( 640 128 304 0 0.125000 ) ( 640 128 288 0 0 ) )
\r
1778 ( ( 640 192 320 0.500000 0.250000 ) ( 640 192 304 0.500000 0.125000 ) ( 640 192 288 0.500000 0 ) )
\r
1779 ( ( 576 192 320 1 0.250000 ) ( 576 192 304 1 0.125000 ) ( 576 192 288 1 0 ) )
\r
1786 "type" "patchCapped"
\r
1787 "classname" "func_group"
\r
1792 evil1_metals/de-r_mtl2b
\r
1795 ( ( 512 256 256 4 -2 ) ( 512 256 256 4 -2 ) ( 512 256 256 4 -2 ) )
\r
1796 ( ( 512 256 256 4 -2 ) ( 512 256 256 4 -2 ) ( 512 256 256 4 -2 ) )
\r
1797 ( ( 512 208 256 4 -1.625000 ) ( 464 208 256 3.625000 -1.625000 ) ( 464 256 256 3.625000 -2 ) )
\r
1805 final_rage/drkmtl_oddtrim
\r
1808 ( ( 448 256 256 0 1 ) ( 448 256 272 0 0.500000 ) ( 448 256 288 0 0 ) )
\r
1809 ( ( 448 192 256 0.500000 1 ) ( 448 192 272 0.500000 0.500000 ) ( 448 192 288 0.500000 0 ) )
\r
1810 ( ( 512 192 256 1 1 ) ( 512 192 272 1 0.500000 ) ( 512 192 288 1 0 ) )
\r
1817 "type" "patchCapped"
\r
1818 "classname" "func_group"
\r
1823 evil1_metals/de-r_mtl2b
\r
1826 ( ( 704 192 96 5.500000 -1.500000 ) ( 704 192 96 5.500000 -1.500000 ) ( 704 192 96 5.500000 -1.500000 ) )
\r
1827 ( ( 704 192 96 5.500000 -1.500000 ) ( 704 192 96 5.500000 -1.500000 ) ( 704 192 96 5.500000 -1.500000 ) )
\r
1828 ( ( 656 192 96 5.125000 -1.500000 ) ( 656 240 96 5.125000 -1.875000 ) ( 704 240 96 5.500000 -1.875000 ) )
\r
1836 final_rage/mtltekfloor
\r
1839 ( ( 704 192 128 5.500000 -1.500000 ) ( 704 192 128 5.500000 -1.500000 ) ( 704 192 128 5.500000 -1.500000 ) )
\r
1840 ( ( 704 192 128 5.500000 -1.500000 ) ( 704 192 128 5.500000 -1.500000 ) ( 704 192 128 5.500000 -1.500000 ) )
\r
1841 ( ( 704 240 128 5.500000 -1.875000 ) ( 656 240 128 5.125000 -1.875000 ) ( 656 192 128 5.125000 -1.500000 ) )
\r
1849 final_rage/drkmtl_oddtrim
\r
1852 ( ( 640 192 128 0 0 ) ( 640 192 112 0 0.500000 ) ( 640 192 96 0 1 ) )
\r
1853 ( ( 640 256 128 0.500000 0 ) ( 640 256 112 0.500000 0.500000 ) ( 640 256 96 0.500000 1 ) )
\r
1854 ( ( 704 256 128 1 0 ) ( 704 256 112 1 0.500000 ) ( 704 256 96 1 1 ) )
\r
1861 "type" "patchCapped"
\r
1862 "classname" "func_group"
\r
1867 evil1_metals/de-r_mtl2b
\r
1870 ( ( 656 48 96 5.125000 -0.375000 ) ( 656 -16 96 5.125000 0.125000 ) ( 592 -16 96 4.625000 0.125000 ) )
\r
1871 ( ( 656 -16 96 5.125000 0.125000 ) ( 656 -16 96 5.125000 0.125000 ) ( 656 -16 96 5.125000 0.125000 ) )
\r
1872 ( ( 656 -16 96 5.125000 0.125000 ) ( 656 -16 96 5.125000 0.125000 ) ( 656 -16 96 5.125000 0.125000 ) )
\r
1880 final_rage/mtltekfloor
\r
1883 ( ( 592 -16 128 4.625000 0.125000 ) ( 656 -16 128 5.125000 0.125000 ) ( 656 48 128 5.125000 -0.375000 ) )
\r
1884 ( ( 656 -16 128 5.125000 0.125000 ) ( 656 -16 128 5.125000 0.125000 ) ( 656 -16 128 5.125000 0.125000 ) )
\r
1885 ( ( 656 -16 128 5.125000 0.125000 ) ( 656 -16 128 5.125000 0.125000 ) ( 656 -16 128 5.125000 0.125000 ) )
\r
1893 final_rage/drkmtl_oddtrim
\r
1896 ( ( 592 0 128 -0.125000 0 ) ( 592 0 112 -0.125000 0.500000 ) ( 592 0 96 -0.125000 1 ) )
\r
1897 ( ( 640 0 128 0.250000 0 ) ( 640 0 112 0.250000 0.500000 ) ( 640 0 96 0.250000 1 ) )
\r
1898 ( ( 640 48 128 0.625000 0 ) ( 640 48 112 0.625000 0.500000 ) ( 640 48 96 0.625000 1 ) )
\r
1905 "type" "patchCapped"
\r
1906 "classname" "func_group"
\r
1911 final_rage/mtltekfloor
\r
1914 ( ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) )
\r
1915 ( ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) ( 784 -592 128 6.125000 4.625000 ) )
\r
1916 ( ( 784 -656 128 6.125000 5.125000 ) ( 848 -656 128 6.625000 5.125000 ) ( 848 -592 128 6.625000 4.625000 ) )
\r
1924 evil4_walls/drk_brnbrick
\r
1927 ( ( 784 -672 160 0 0.250000 ) ( 784 -672 144 0 0.125000 ) ( 784 -672 128 0 0 ) )
\r
1928 ( ( 864 -672 160 0.625000 0.250000 ) ( 864 -672 144 0.625000 0.125000 ) ( 864 -672 128 0.625000 0 ) )
\r
1929 ( ( 864 -592 160 1.250000 0.250000 ) ( 864 -592 144 1.250000 0.125000 ) ( 864 -592 128 1.250000 0 ) )
\r
1936 "type" "patchCapped"
\r
1937 "classname" "func_group"
\r
1942 final_rage/mtltekfloor
\r
1945 ( ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) )
\r
1946 ( ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) ( 368 -592 128 2.875000 4.625000 ) )
\r
1947 ( ( 304 -592 128 2.375000 4.625000 ) ( 304 -656 128 2.375000 5.125000 ) ( 368 -656 128 2.875000 5.125000 ) )
\r
1955 evil4_walls/drk_brnbrick
\r
1958 ( ( 288 -592 160 0 0.250000 ) ( 288 -592 144 0 0.125000 ) ( 288 -592 128 0 0 ) )
\r
1959 ( ( 288 -672 160 0.625000 0.250000 ) ( 288 -672 144 0.625000 0.125000 ) ( 288 -672 128 0.625000 0 ) )
\r
1960 ( ( 368 -672 160 1.250000 0.250000 ) ( 368 -672 144 1.250000 0.125000 ) ( 368 -672 128 1.250000 0 ) )
\r
1967 "type" "patchCapped"
\r
1968 "classname" "func_group"
\r
1973 final_rage/mtltekfloor
\r
1976 ( ( 192 448 160 1.500000 -3.500000 ) ( 192 448 160 1.500000 -3.500000 ) ( 192 448 160 1.500000 -3.500000 ) )
\r
1977 ( ( 192 448 160 1.500000 -3.500000 ) ( 192 448 160 1.500000 -3.500000 ) ( 192 448 160 1.500000 -3.500000 ) )
\r
1978 ( ( 192 400 160 1.500000 -3.125000 ) ( 240 400 160 1.875000 -3.125000 ) ( 240 448 160 1.875000 -3.500000 ) )
\r
1986 evil1_metals/de-r_mtl2b
\r
1989 ( ( 192 448 128 1.500000 -3.500000 ) ( 192 448 128 1.500000 -3.500000 ) ( 192 448 128 1.500000 -3.500000 ) )
\r
1990 ( ( 192 448 128 1.500000 -3.500000 ) ( 192 448 128 1.500000 -3.500000 ) ( 192 448 128 1.500000 -3.500000 ) )
\r
1991 ( ( 240 448 128 1.875000 -3.500000 ) ( 240 400 128 1.875000 -3.125000 ) ( 192 400 128 1.500000 -3.125000 ) )
\r
1999 final_rage/drkmtl_oddtrim
\r
2002 ( ( 192 384 128 0 1 ) ( 192 384 144 0 0.500000 ) ( 192 384 160 0 0 ) )
\r
2003 ( ( 256 384 128 0.500000 1 ) ( 256 384 144 0.500000 0.500000 ) ( 256 384 160 0.500000 0 ) )
\r
2004 ( ( 256 448 128 1 1 ) ( 256 448 144 1 0.500000 ) ( 256 448 160 1 0 ) )
\r
2011 "type" "patchCapped"
\r
2012 "classname" "func_group"
\r
2017 final_rage/mtltekfloor
\r
2020 ( ( -320 384 -64 -2.500000 -3 ) ( -320 384 -64 -2.500000 -3 ) ( -320 384 -64 -2.500000 -3 ) )
\r
2021 ( ( -320 384 -64 -2.500000 -3 ) ( -320 384 -64 -2.500000 -3 ) ( -320 384 -64 -2.500000 -3 ) )
\r
2022 ( ( -320 336 -64 -2.500000 -2.625000 ) ( -272 336 -64 -2.125000 -2.625000 ) ( -272 384 -64 -2.125000 -3 ) )
\r
2029 "type" "patchCapped"
\r
2030 "classname" "func_group"
\r
2035 evil1_metals/de-r_mtl2b
\r
2038 ( ( 128 -64 96 1 0.500000 ) ( 128 -64 96 1 0.500000 ) ( 128 -64 96 1 0.500000 ) )
\r
2039 ( ( 128 -64 96 1 0.500000 ) ( 128 -64 96 1 0.500000 ) ( 128 -64 96 1 0.500000 ) )
\r
2040 ( ( 80 -64 96 0.625000 0.500000 ) ( 80 -16 96 0.625000 0.125000 ) ( 128 -16 96 1 0.125000 ) )
\r
2048 final_rage/drkmtl_oddtrim
\r
2051 ( ( 64 -64 128 0 0 ) ( 64 -64 112 0 0.500000 ) ( 64 -64 96 0 1 ) )
\r
2052 ( ( 64 0 128 0.500000 0 ) ( 64 0 112 0.500000 0.500000 ) ( 64 0 96 0.500000 1 ) )
\r
2053 ( ( 128 0 128 1 0 ) ( 128 0 112 1 0.500000 ) ( 128 0 96 1 1 ) )
\r
2060 "type" "patchCapped"
\r
2061 "classname" "func_group"
\r
2066 evil1_metals/de-r_mtl2b
\r
2069 ( ( 80 -336 96 0.625000 2.625000 ) ( 80 -400 96 0.625000 3.125000 ) ( 15.999998 -400 96 0.125000 3.125000 ) )
\r
2070 ( ( 80 -400 96 0.625000 3.125000 ) ( 80 -400 96 0.625000 3.125000 ) ( 80 -400 96 0.625000 3.125000 ) )
\r
2071 ( ( 80 -400 96 0.625000 3.125000 ) ( 80 -400 96 0.625000 3.125000 ) ( 80 -400 96 0.625000 3.125000 ) )
\r
2079 final_rage/drkmtl_oddtrim
\r
2082 ( ( 16 -384 128 -0.125000 0 ) ( 16 -384 112 -0.125000 0.500000 ) ( 16 -384 96 -0.125000 1 ) )
\r
2083 ( ( 64 -384 128 0.250000 0 ) ( 64 -384 112 0.250000 0.500000 ) ( 64 -384 96 0.250000 1 ) )
\r
2084 ( ( 64 -336 128 0.625000 0 ) ( 64 -336 112 0.625000 0.500000 ) ( 64 -336 96 0.625000 1 ) )
\r
2091 "type" "patchCapped"
\r
2092 "classname" "func_group"
\r
2097 final_rage/mtltekfloor
\r
2100 ( ( 15.999998 -400 192 0.125000 3.125000 ) ( 80 -400 192 0.625000 3.125000 ) ( 80 -336 192 0.625000 2.625000 ) )
\r
2101 ( ( 80 -400 192 0.625000 3.125000 ) ( 80 -400 192 0.625000 3.125000 ) ( 80 -400 192 0.625000 3.125000 ) )
\r
2102 ( ( 80 -400 192 0.625000 3.125000 ) ( 80 -400 192 0.625000 3.125000 ) ( 80 -400 192 0.625000 3.125000 ) )
\r
2110 final_rage/drkmtl_oddtrim
\r
2113 ( ( 16 -384 192 0.125000 0 ) ( 16 -384 176 0.125000 0.500000 ) ( 16 -384 160 0.125000 1 ) )
\r
2114 ( ( 64 -384 192 0.500000 0 ) ( 64 -384 176 0.500000 0.500000 ) ( 64 -384 160 0.500000 1 ) )
\r
2115 ( ( 64 -336 192 0.875000 0 ) ( 64 -336 176 0.875000 0.500000 ) ( 64 -336 160 0.875000 1 ) )
\r
2122 "type" "patchCapped"
\r
2123 "classname" "func_group"
\r
2128 final_rage/mtltekfloor
\r
2131 ( ( 128 -64 192 1 0.500000 ) ( 128 -64 192 1 0.500000 ) ( 128 -64 192 1 0.500000 ) )
\r
2132 ( ( 128 -64 192 1 0.500000 ) ( 128 -64 192 1 0.500000 ) ( 128 -64 192 1 0.500000 ) )
\r
2133 ( ( 128 -16 192 1 0.125000 ) ( 80 -16 192 0.625000 0.125000 ) ( 80 -64 192 0.625000 0.500000 ) )
\r
2141 final_rage/drkmtl_oddtrim
\r
2144 ( ( 64 -64 192 0 0 ) ( 64 -64 176 0 0.500000 ) ( 64 -64 160 0 1 ) )
\r
2145 ( ( 64 0 192 0.500000 0 ) ( 64 0 176 0.500000 0.500000 ) ( 64 0 160 0.500000 1 ) )
\r
2146 ( ( 128 0 192 1 0 ) ( 128 0 176 1 0.500000 ) ( 128 0 160 1 1 ) )
\r
2153 "type" "patchCapped"
\r
2154 "classname" "func_group"
\r
2159 evil4_walls/drk_brnbrick
\r
2162 ( ( 112 768 288 0.875000 -2.250000 ) ( 208 768 288 1.625000 -2.250000 ) ( 208 768 192 1.625000 -1.500000 ) )
\r
2163 ( ( 208 768 288 1.625000 -2.250000 ) ( 208 768 288 1.625000 -2.250000 ) ( 208 768 288 1.625000 -2.250000 ) )
\r
2164 ( ( 208 768 288 1.625000 -2.250000 ) ( 208 768 288 1.625000 -2.250000 ) ( 208 768 288 1.625000 -2.250000 ) )
\r
2172 final_rage/drkmtl_default
\r
2175 ( ( 192 752 192 0 0.125000 ) ( 192 760 192 0 0.062500 ) ( 192 768 192 0 0 ) )
\r
2176 ( ( 192 752 272 0.625000 0.125000 ) ( 192 760 272 0.625000 0.062500 ) ( 192 768 272 0.625000 0 ) )
\r
2177 ( ( 112 752 272 1.250000 0.125000 ) ( 112 760 272 1.250000 0.062500 ) ( 112 768 272 1.250000 0 ) )
\r
2184 "type" "patchCapped"
\r
2185 "classname" "func_group"
\r
2190 evil4_walls/drk_brnbrick
\r
2193 ( ( -16.000004 768 192 -0.125000 -1.500000 ) ( -16.000004 768 288 -0.125000 -2.250000 ) ( 80 768 288 0.625000 -2.250000 ) )
\r
2194 ( ( -16.000004 768 288 -0.125000 -2.250000 ) ( -16.000004 768 288 -0.125000 -2.250000 ) ( -16.000004 768 288 -0.125000 -2.250000 ) )
\r
2195 ( ( -16.000004 768 288 -0.125000 -2.250000 ) ( -16.000004 768 288 -0.125000 -2.250000 ) ( -16.000004 768 288 -0.125000 -2.250000 ) )
\r
2203 final_rage/drkmtl_default
\r
2206 ( ( 0 768 192 0 0.125000 ) ( 0 760 192 0 0.062500 ) ( 0 752 192 0 0 ) )
\r
2207 ( ( 0 768 272 0.625000 0.125000 ) ( 0 760 272 0.625000 0.062500 ) ( 0 752 272 0.625000 0 ) )
\r
2208 ( ( 80 768 272 1.250000 0.125000 ) ( 80 760 272 1.250000 0.062500 ) ( 80 752 272 1.250000 0 ) )
\r
2215 "type" "patchCapped"
\r
2216 "classname" "func_group"
\r
2221 evil4_walls/drk_brnbrick
\r
2224 ( ( 208 640 192 1.625000 -1.500000 ) ( 208 640 288 1.625000 -2.250000 ) ( 112 640 288 0.875000 -2.250000 ) )
\r
2225 ( ( 208 640 288 1.625000 -2.250000 ) ( 208 640 288 1.625000 -2.250000 ) ( 208 640 288 1.625000 -2.250000 ) )
\r
2226 ( ( 208 640 288 1.625000 -2.250000 ) ( 208 640 288 1.625000 -2.250000 ) ( 208 640 288 1.625000 -2.250000 ) )
\r
2234 final_rage/drkmtl_default
\r
2237 ( ( 192 640 192 0 0.125000 ) ( 192 648 192 0 0.062500 ) ( 192 656 192 0 0 ) )
\r
2238 ( ( 192 640 272 0.625000 0.125000 ) ( 192 648 272 0.625000 0.062500 ) ( 192 656 272 0.625000 0 ) )
\r
2239 ( ( 112 640 272 1.250000 0.125000 ) ( 112 648 272 1.250000 0.062500 ) ( 112 656 272 1.250000 0 ) )
\r
2246 "type" "patchCapped"
\r
2247 "classname" "func_group"
\r
2252 evil4_walls/drk_brnbrick
\r
2255 ( ( 80 640 288 0.625000 -2.250000 ) ( -16.000004 640 288 -0.125000 -2.250000 ) ( -16.000004 640 192 -0.125000 -1.500000 ) )
\r
2256 ( ( -16.000004 640 288 -0.125000 -2.250000 ) ( -16.000004 640 288 -0.125000 -2.250000 ) ( -16.000004 640 288 -0.125000 -2.250000 ) )
\r
2257 ( ( -16.000004 640 288 -0.125000 -2.250000 ) ( -16.000004 640 288 -0.125000 -2.250000 ) ( -16.000004 640 288 -0.125000 -2.250000 ) )
\r
2265 final_rage/drkmtl_default
\r
2268 ( ( 0 656 192 0 0.125000 ) ( 0 648 192 0 0.062500 ) ( 0 640 192 0 0 ) )
\r
2269 ( ( 0 656 272 0.625000 0.125000 ) ( 0 648 272 0.625000 0.062500 ) ( 0 640 272 0.625000 0 ) )
\r
2270 ( ( 80 656 272 1.250000 0.125000 ) ( 80 648 272 1.250000 0.062500 ) ( 80 640 272 1.250000 0 ) )
\r
2277 "type" "patchCapped"
\r
2278 "classname" "func_group"
\r
2283 evil4_walls/drk_brnbrick
\r
2286 ( ( -272 672 416 -2.125000 -3.250000 ) ( -176 672 416 -1.375000 -3.250000 ) ( -176 672 320 -1.375000 -2.500000 ) )
\r
2287 ( ( -176 672 416 -1.375000 -3.250000 ) ( -176 672 416 -1.375000 -3.250000 ) ( -176 672 416 -1.375000 -3.250000 ) )
\r
2288 ( ( -176 672 416 -1.375000 -3.250000 ) ( -176 672 416 -1.375000 -3.250000 ) ( -176 672 416 -1.375000 -3.250000 ) )
\r
2296 final_rage/drkmtl_default
\r
2299 ( ( -192 656 320 0 0.125000 ) ( -192 664 320 0 0.062500 ) ( -192 672 320 0 0 ) )
\r
2300 ( ( -192 656 400 0.625000 0.125000 ) ( -192 664 400 0.625000 0.062500 ) ( -192 672 400 0.625000 0 ) )
\r
2301 ( ( -272 656 400 1.250000 0.125000 ) ( -272 664 400 1.250000 0.062500 ) ( -272 672 400 1.250000 0 ) )
\r
2308 "type" "patchCapped"
\r
2309 "classname" "func_group"
\r
2314 evil4_walls/drk_brnbrick
\r
2317 ( ( -400 672 320 -3.125000 -2.500000 ) ( -400 672 416 -3.125000 -3.250000 ) ( -304 672 416 -2.375000 -3.250000 ) )
\r
2318 ( ( -400 672 416 -3.125000 -3.250000 ) ( -400 672 416 -3.125000 -3.250000 ) ( -400 672 416 -3.125000 -3.250000 ) )
\r
2319 ( ( -400 672 416 -3.125000 -3.250000 ) ( -400 672 416 -3.125000 -3.250000 ) ( -400 672 416 -3.125000 -3.250000 ) )
\r
2327 final_rage/drkmtl_default
\r
2330 ( ( -384 672 320 0 0.125000 ) ( -384 664 320 0 0.062500 ) ( -384 656 320 0 0 ) )
\r
2331 ( ( -384 672 400 0.625000 0.125000 ) ( -384 664 400 0.625000 0.062500 ) ( -384 656 400 0.625000 0 ) )
\r
2332 ( ( -304 672 400 1.250000 0.125000 ) ( -304 664 400 1.250000 0.062500 ) ( -304 656 400 1.250000 0 ) )
\r
2339 "type" "patchCapped"
\r
2340 "classname" "func_group"
\r
2345 final_rage/drkmtl_oddtrim
\r
2348 ( ( -192 128 -64 0 0 ) ( -192 128 -80 0 0.500000 ) ( -192 128 -96 0 1 ) )
\r
2349 ( ( -64 128 -64 1 0 ) ( -64 128 -80 1 0.500000 ) ( -64 128 -96 1 1 ) )
\r
2350 ( ( -64 256 -64 2 0 ) ( -64 256 -80 2 0.500000 ) ( -64 256 -96 2 1 ) )
\r
2357 "type" "patchCapped"
\r
2358 "classname" "func_group"
\r
2363 final_rage/drkmtl_oddtrim
\r
2366 ( ( -64 256 -64 0 0 ) ( -64 256 -80 0 0.500000 ) ( -64 256 -96 0 1 ) )
\r
2367 ( ( -64 384 -64 1 0 ) ( -64 384 -80 1 0.500000 ) ( -64 384 -96 1 1 ) )
\r
2368 ( ( 64 384 -64 2 0 ) ( 64 384 -80 2 0.500000 ) ( 64 384 -96 2 1 ) )
\r
2375 "type" "patchCapped"
\r
2376 "classname" "func_group"
\r
2381 final_rage/drkmtl_oddtrim
\r
2384 ( ( -320 320 -96 0 1 ) ( -320 320 -80 0 0.500000 ) ( -320 320 -64 0 0 ) )
\r
2385 ( ( -256 320 -96 0.500000 1 ) ( -256 320 -80 0.500000 0.500000 ) ( -256 320 -64 0.500000 0 ) )
\r
2386 ( ( -256 384 -96 1 1 ) ( -256 384 -80 1 0.500000 ) ( -256 384 -64 1 0 ) )
\r
2393 "type" "patchCapped"
\r
2394 "classname" "func_group"
\r
2399 final_rage/mtltekfloor
\r
2402 ( ( 304 -176 192 2.375000 1.375000 ) ( 240 -176 192 1.875000 1.375000 ) ( 240 -240 192 1.875000 1.875000 ) )
\r
2403 ( ( 240 -176 192 1.875000 1.375000 ) ( 240 -176 192 1.875000 1.375000 ) ( 240 -176 192 1.875000 1.375000 ) )
\r
2404 ( ( 240 -176 192 1.875000 1.375000 ) ( 240 -176 192 1.875000 1.375000 ) ( 240 -176 192 1.875000 1.375000 ) )
\r
2411 "classname" "func_group"
\r
2412 "type" "patchCapped"
\r
2417 evil4_walls/drk_brnbrick
\r
2420 ( ( 768 1376 128 0 0.750000 ) ( 768 1376 176 0 0.375000 ) ( 768 1376 224 0 0 ) )
\r
2421 ( ( 768 1504 128 1 0.750000 ) ( 768 1504 176 1 0.375000 ) ( 768 1504 224 1 0 ) )
\r
2422 ( ( 896 1504 128 2 0.750000 ) ( 896 1504 176 2 0.375000 ) ( 896 1504 224 2 0 ) )
\r
2429 "classname" "func_group"
\r
2430 "type" "patchCapped"
\r
2435 evil4_techtrims/dwtrim_fade2
\r
2438 ( ( -320 320 88 0 0.250000 ) ( -320 320 92 0 0.125000 ) ( -320 320 96 0 0 ) )
\r
2439 ( ( -256 320 88 1 0.250000 ) ( -256 320 92 1 0.125000 ) ( -256 320 96 1 0 ) )
\r
2440 ( ( -256 384 88 2 0.250000 ) ( -256 384 92 2 0.125000 ) ( -256 384 96 2 0 ) )
\r
2447 "type" "patchCapped"
\r
2448 "classname" "func_group"
\r
2453 evil4_techtrims/dwtrim_fade2
\r
2456 ( ( -320 336 96 0 0 ) ( -320 336 92 0 0.125000 ) ( -320 336 88 0 0.250000 ) )
\r
2457 ( ( -272 336 96 0.750000 0 ) ( -272 336 92 0.750000 0.125000 ) ( -272 336 88 0.750000 0.250000 ) )
\r
2458 ( ( -272 384 96 1.500000 0 ) ( -272 384 92 1.500000 0.125000 ) ( -272 384 88 1.500000 0.250000 ) )
\r
2465 "type" "patchThick"
\r
2466 "classname" "func_group"
\r
2471 final_rage/drkmtl_default
\r
2474 ( ( 784 1376 128 0 1.750000 ) ( 784 1488 128 0 0.875000 ) ( 896 1488 128 0 0 ) )
\r
2475 ( ( 784 1376 120 0.062500 1.750000 ) ( 784 1488 120 0.062500 0.875000 ) ( 896 1488 120 0.062500 0 ) )
\r
2476 ( ( 784 1376 112 0.125000 1.750000 ) ( 784 1488 112 0.125000 0.875000 ) ( 896 1488 112 0.125000 0 ) )
\r
2484 final_rage/drkmtl_default
\r
2487 ( ( 768 1376 128 0 2 ) ( 768 1504 128 0 1 ) ( 896 1504 128 0 0 ) )
\r
2488 ( ( 776 1376 128 0.062500 2 ) ( 776 1496 128 0.062500 1 ) ( 896 1496 128 0.062500 0 ) )
\r
2489 ( ( 784 1376 128 0.125000 2 ) ( 784 1488 128 0.125000 1 ) ( 896 1488 128 0.125000 0 ) )
\r
2496 "origin" "520 496 -64"
\r
2497 "classname" "info_player_deathmatch"
\r